

Voltag boosting circuit for s miconductor d vice

Patent Number:

□ US6262621

Publication date:

2001-07-17

Inventor(s):

JEON BAEK-YEONG (KR)

Applicant(s):

SAMSUNG ELECTRONICS CO LTD (US)

Requested Patent:

☐ JP2000340756

Application

US20000559236 20000426 KR19990015080 19990427

Priority Number(s):

IPC Classification:

G05F1/10

EC Classification:

G11C5/14P, H03K5/08

Equivalents:

DE19961135, KR2000067347,

Abstract

A voltage boosting circuit of a semiconductor device is disclosed. The voltage boosting circuit includes a voltage detector, an active kicker controller, and an active kicker. The voltage detector generates a detection signal after the determining whether a potential of the signal to be boosted is higher than a boost voltage target level. The active kicker controller generates an active kicker control signal in response to the detection signal and the clock signal. The active kicker drives the signal to be boosted in response to the active kicker control signal. The voltage detector includes a current source, a number of switching devices, a current compensating circuit, and an inverter circuit. The current compensating circuit provides a compensating current proportional to a power supply voltage

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出額公開番号 特開2000-340756 (P2000-340756A)

(43)公開日 平成12年12月8日(2000.12.8)

(51) Int.CL7

識別記号

FΙ

テーマコート*(参考)

H01L 27/04

21/822

G

G05F 3/24 H01L 27/04 G05F 3/24

Z

審査請求 未請求 請求項の数12 OL (全 9 頁)

(21)出席委号

特層2000-126391(P2000-126391)

(22)出願日

平成12年4月26日(2000.4.26)

(31)優先権主張番号 99-16080

(32)優先日

平成11年4月27日(1999.4.27)

(33)優先権主張国

韓国 (KR)

(71)出職人 390019839

三星電子株式会社

大韓民国京畿道水原市八達区梅雞洞416

(72)発明者 全稻泳

大韓民国京畿道施仁市起與邑農西里7-1

番地

(74)代理人 100076428

弁理士 大塚 康徳 (外2名)


(54) 【発明の名称】 半導体装置の電圧検出回路及び電圧プースティング回路

(57) 【要約】

【課題】プースター電圧の急激な変化を防止する。

【解決手段】本発明による電圧プースティング回路に は、アクティブモードで昇圧された信号ラインの電位を 検出するための電圧検出器が提供される。電圧検出器は 補償電流供給部を含み、補償電流供給部は論理スレショ ルド電圧レベルを有する判別部の入力と電源電圧に連結 される。判別部の入力電位が電源電圧の変化によって低 下する場合は補償電流供給部は電源電圧の変化に比例し て補償電流を判別部の入力に供給する。これによって、 電圧プースティング回路によって駆動される信号ライン の電位が急激に変化することを防止できる。

140



【特許請求の範囲】

【請求項1】 第1電源電圧に連結された一端及び他端を有する電流源と、前記電流源の他端に連結された第1端子、プースター電圧を受ける第2端子、及び所定の/ードに連結された第3端子を有する第1スイッチング素子と、

前記ノードに連結された第1端子、前記第1電源電圧に 連結された第2端子、及び第3端子を有する第2スイッ チング素子と、

前記第2スイッチング素子の第3端子に連結された第1 端子、前記プースター電圧を受ける第2端子、及び第2 電源電圧に連結された第3端子を有する第3スイッチン グ素子と、

前記電流源の他端、前記ノード、及び前記第1電源電圧 に連結され、前記第1電源電圧に比例する量の補償電流 を前記ノードに供給する補償電流供給部と、

を含むことを特徴とする半導体装置の電圧検出回路。

【請求項2】 前記ノードに連結され、所定の論理スレショルド電圧を有する判別部を更に含み、前記判別部は前記ノードの電位が前記論理スレショルド電圧レベルよりほい場合に検出信号を出力することを特徴とする請求項1に記載の半導体装置の電圧検出回路。

【請求項3】 的記補償電流供給部は、前記電流源の他端に連結された第1端子、前記第1電源電圧に連結された第2端子、及び前記ノードに連結された第3端子を有する第4スイッチング素子を含むことを特徴とする請求項1に記載の半導体装置の電圧検出回路。

【請求項4】 前記補償電流供給部は、

前記第4スイッチング素子の第3端子に連結された第1 端子、前記第1電源電圧に連結された第2端子、及び第 3端子を有する第5スイッチング素子と、

的記第5スイッチング素子の第3端子に連結された第1 端子、前記第1電源電圧に連結された第2端子、及び前記ノードに連結された第3端子を有する第6スイッチング素子と、

前記第5スイッチング素子の第1及び第3端子の間に建 結された第1オプション素子と、

前記第6スイッチング素子の第1及び第3端子の間に連結された第2オプション素子を更に含むことを特徴とする請求項3に記載の半導体装置の電圧検出回路。

【請求項5】 前記補償電流供給部は、

前記電流源の他端に連結された第1端子、前記第1及び第2オプション素子を通じて前記ノードに共通連結された第2及び第3端子を有する第7スイッチング素子と、前記電流源の他端に連結された第1端子、前記第1及び第2オプション素子を通じて前記ノードに共通連結された第2及び第3端子を有する第8スイッチング素子を更に含むことを特徴にする請求項4に記載の半導体装置の電圧検出回路。

【請求項6】 前記第7及び第8MOSトランジスター

の第2端子を前記第1電源電圧に連結するためのメタル ラインオブションを更に含むことを特徴とする請求項5 に記載の半導体装置の電圧検出回路。

【請求項7】 前記第1又は第8スイッチング素子はNMOSトランジスターで各々構成されることを特徴とする請求項5に記載の半導体装置の電圧検出回路。

【請求項8】 クロック信号に応答して動作し、昇圧された信号ラインの電位がプースター電圧目標レベルより高いか否かを挟出してその採出結果として採出信号を発生する電圧採出器と、

前記検出信号及び前記クロック信号に応答してアクティ ブキッカー制御信号を発生するアクティブキッカーコン トローラと、

前記アクティブキッカー制御信号に応答して前記信号ラインを駆動するアクティブキッカーとを含み、

前記電圧検出器は、

第1電源電圧に連結された一端及び他端を有する電流源 と、

前記電流源の他端に連結された第1端子、プースター電 圧を受ける第2端子、及び所定のノードに連結された第 3端子を有する第1MOSトランジスターと、

前記ノードに連結された第1端子、前記クロック信号を受ける第2端子、及び第3端子を有する第2MOSトランジスターと、

前記第2MOSトランジスターの第3端子に連結された 第1端子、前記第1電源電圧に連結された第2端子、及 び第2電源電圧に連結された第3端子を有する第3MO Sトランジスターと、

前記電流源の他端、前記ノード、及び前記第1電源電圧 に連結され、前記第1電源電圧に比例する量の補償電流 を前記ノードに供給する補償電流供給部と、

前記ノードに連結され所定の論理スレショルド電圧レベルを有し、前記ノードの電位が前記論理スレショルド電 低レベルより低い場合に検出信号を出力する判別部と、 を含むことを特徴とする半導体装置の電圧プースティン グ回路。

【請求項9】 的記補償電流供給部は、的記電流源の他端に連結された第1端子、的記第1電源電圧に連結された第2端子、的記ノードに連結された第3端子を有する第4MOSトランジスターを含むことを特徴とする請求項8に記載の半導体装置の電圧プースティング回路。

【請求項10】 前記補償電流供給部は、

前記第4MOSトランジスターの第3端子に連結された 第1端子、前記第1電源電圧に連結された第2端子、及 び第3端子を有する第5MOSトランジスターと、

的記第5MOSトランジスターの第3端子に連結された 第1端子、前記第1電源電圧に連結された第2端子、及び前記ノードに連結された第3端子を有する第6MOS トランジスターと、

前記第5MOSトランジスターの第1及び第3端子の間

に連結された第1オブション素子と、

的記第6MOSトランジスターの第1及び第3端子の間に連結された第2オプション素子を更に含むことを特徴とする請求項9に記載の半導体装置の電圧プースティング回路。

【請求項11】 前記補償電流供給部は、

前記電流源の他端に連結された第1 端子、前記第1 及び 第2オプション素子を通じて前記/ ードに共通連結され た第2及び第3端子を有する第7 M O S トランジスター と、

前記電流源の他端に連結された第1端子、前記第1及び 第2オプション素子を通じて前記ノードに共通連結され た第2及び第3端子を有する第8MOSトランジスター と、

を更に含むことを特徴とする請求項10に記載の半導体 装置の電圧プースティング回路。

【請求項12】 前記第7及び第8MOSトランジスターの第2端子を前記第1電源電圧に連結するためのメタルラインオブションを更に含むことを特徴とする請求項11に記載の半導体装置の電圧プースティング回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に係 り、より具体的には、電源電圧より高い電圧を生成する 電圧プースティング回路を具備した半導体装置に関す る。

[0002]

【技術の技術】電圧プースティング回路は、電源電圧 (VOC) より高い電圧を有する昇圧された信号の生成 及び維持を必要とする半導体装置に有用である。例えば、半導体メモリ装置においては、比較的低い電源電圧を使用し、不揮発性半導体メモリ装置のプログラムやダイナミックランドムアクセスメモリ装置での書き込み及び読み出し動作のために、一般的には、ワードラインの電圧を比較的高い電圧に昇圧する。

【0003】図1は、従来技術による電圧プースティング回路の構成を示すプロック図であり、 "VOLTAGE BOOSTING CIRCUITS HAVINGBACKUP VOLTAGE BOOSTING CAPABILITY" と言う名称で米国特許第5, 796, 293号に開示されている。図2は、図1の第2 快出器(18)を示す回路図である。

【0004】米国特許第5,796,293号に開示されたように、メーン電圧プースティング回路(上部分)及びパックアップ電圧プースティング回路(下部分)は、電圧プースティング回路(1)を構成する。メーン電圧プースティング回路は、電圧プースティング回路(1)を含む半導体装置がスタンパイモードにある時に信号ライン(VPP)を駆動し、パックアップ電圧プースティング回路は、電圧プースティング回路(1)を有

する半導体装置がアクティブモードにある時に信号ライン (VPP) を駆動する。図1に図示された各構成要素の動作は米国特許第5,796,293号に詳細に説明されており、ここではその説明を省略する。

【0005】図2に示す第2検出器(18)は、信号ライン(VPP)がプースター電圧目標レベル(boost voltage target level)以下に低下すると、ノード(69)に論理ハイ信号を生成する。インパータ(61)の出力はPVPPLATCHはマスタークロック(PR)の上昇エッジに比べて若干遅れて変化する)。従って、信号ライン(VPP)が第2検出器(18)が動作するように設定されたフースター電圧目標レベル以下であると、出力(VPPDETA)はロウ状態からハイ状態に遷移し信号ライン(VPP)がプースター電圧目標レベル以上に高くなるまでそのハイ状態が維持される。

【0006】当業者に問知のように、半導体装置の信頼性は、例えば、テストモードにおいて、外部から印加さる電源電圧(以下、外部電源電圧という)を高めることでテストされ得る。外部電源電圧が特定電圧(例えば、テストされる半導体装置の動作電圧範囲内の電圧)であるとき、半導体装置内で使用される電圧(VCC;お下内部電源電圧という)は内部電源電圧発生回路を使用することで一定に維持される。一方、外部電源電圧が例えばテストモードにおいて特定電圧よりも高くなると例して、対象で問題が生ずる可能性がある。以下、これを詳細に説明する。

【0007】内部電源電圧(VCC)が増加することによって、NMOSトランジスター(57)を通じて流れる電流が増加する。これはNMOSトランジスター(57)のゲートが内部電源電圧(VCC)に連結されているからである。従って、ノード(N1)の電位は、内部電源電圧(VCC)の上昇に応じて低下し、信号ライン(VPP)がプースター電圧目標レベル以上に高くなるまで、出力(VPPDETA)はハイ状態に維持される。これによって、パックアップ電圧プースティング回路は、出力(VPPDETA)がハイから口つに遷移するまで信号ライン(VPP)を駆動する。

【0008】その上、NMOSトランジスター(58)のゲートが信号ライン(VPP)に連結されているため、信号ライン(VPP)の電位が増加することによって、ノード(N1)の電位は益々低くなる。このため、パックアップ電圧プースティング回路は、信号ライン(VPP)の電位がプースター電圧目標レベルより高くなっても信号ライン(VPP)を駆動する。従って、信号ライン(VPP)の電位は、内部電源電圧(VCC)(又は外部電源電圧)の上昇に伴って急激に上昇する。

これは、信号ライン(VPP)の電位変化が比較的急な 傾きを有することを意味する。

【0009】従って、米国特許第5,796,293号に開示された回路では、急激に上昇する信号ライン(VPP)の電位によって、信号ライン(VPP)に連結されたMOSトランジスターの電気的な特性が劣化する(例えば、MOSトランジスターゲート酸化底に掛かる高電界によってゲート酸化底が損傷し又は破壊される)。結局、従来技術の電圧プースティング回路(1)を含む半導体装置の寿命及び信頼性が減少される。これは、例えば、収率の低下の原因になる。

[0010]

【発明が解決しようとする課題】本発明の一つの目的は、プースター電圧の急激な変化を助止する点にある。 【OO11】本発明の他の目的は、電源電圧より高いプースター電圧の目標レベルの調節を可能にする点にある。

【0012】本発明の更に他の目的は、電源電圧より高いプースター電源電圧の該電源電圧に対する傾きを制御する点にある。

[0013]

【課題を解決するための手段】上述したような目的を達 成するための本発明の一つの特徴によると、次のような 半導体装置の電圧プースティング回路が提供される。こと の回路は、電圧プースティング回路は電圧検出器、アク ティブキッカーコントローラ、及びアクティブキッカー を含む。電圧検出器は、クロック信号に応答して動作 し、昇圧された信号ラインの電位がブースター電圧目標 レベルより高いか否かを検出して検出信号を発生する。 アクティブキッカーコントローラは、検出信号及びクラ ック信号に応答してアクティブキッカー制御信号を発生 し、アクティブキッカー制御信号に応答して信号ライン を駆動する。特に、電圧検出器は、信号ラインの電位、 即ち、ブースター電圧を抵抗分配原理によって分配した。 電圧レベルを有するノードの電圧が判別部の論理スレシ ョルド電圧レベルに比べて高いか又は低いかを検出す る。内部又は外部電源電圧が高い電圧範囲に上昇する場 合はノードの電圧が低くなる。これは、ブースター電圧 の急激な上昇の原因になる。これを防止するために、電 圧検出器には、ノード及び内部電源電圧に連結される補 償電流供給部が提供される。本発明の補償電流供給部 は、内部電源電圧が増加する場合にノードの電位が低下 することを防止するために内部電源電圧に比例する補償 電流をノードに供給し、その結果、ブースター電圧は内 部電源電圧が高い電圧範囲に増加するとしても緩慢な傾 きを持って増加される。

[0014]

〔発明の詳細な説明〕以下、図面を参照しながら本発明 の好適な実施の形態を説明する。

【0015】図3は、本発明の好適な実施の形態に係る

半導体装置で使用される電圧プースティング回路のプロック図である。電圧プースティング回路(100)は、第1及び第2電圧プースティング回路(100a)及び(100b)を有する。電圧プースティング回路(100a)及び(100b)は、共に信号ライン(VPP)に共通連結されている。信号ライン(VPP)は、内部電源電圧(VCC)より高い昇圧された電位で駆動される。

【0016】この実施の形態によると、第1電圧プースティング回路(100 a)は、昇圧される信号ライン(VPP)の電位がスタンパイモードのプースター電圧目標レベル以下である場合に、論理ハイレベルの第1検出信号(VPPOSCE)を生成する第1検出器(110)、第1検出信号(VPPORCE)に応答してメーンポンプ駆動信号(VPPDRV)を発生する発振器(120)、及びメーンポンプ駆動信号(VPPDRV)に応答して信号ライン(VPP)を駆動するメーンポンプ(130)を含む。

【0017】第2電圧プースティング回路(100b)は、クロック信号(又はマスタクロック信号)(PR)に応答して、信号ライン(VPP)の電位がアクティフモードのプースター電圧目標レベル以下である場合に、第2校出信号(PVPP)を発生する第2校出器(140)、クロック信号(PR)及び第2校出信号(PVPP)に応答してアクティブキッカー制御信号(PAKEDET)を発生するアクティブキッカー制御信号(PAKEDET)を発生するアクティブキッカー同日号(PAKEDET)に応答して信号ライン(VPP)を駆動するアクティブキッカー(150)を含む。アクティブキッカーコントローラ(150)は、ラッチ制御信号発生器(151)、ラッチ回路(152)及びアクティブキッカー制御信号発生器(153)を含む。

【0018】図4は、本発明の好適な実施の形態の第2電圧プースティング回路(1006)における信号のタイミングを示す図面である。図5及び図9には、第1検出器(110)及び第2検出器(140)の好適な実施の形態が各々示されている。図6乃至図8には、ラッチ制御信号発生器(151)、ラッチ回路(152)、及びアクティブキッカー制御信号発生器(153)の好適な実施の形態が各々示されている。

【0019】図5の検出器(110)によると、第1検出信号(VPPOSCE)は、信号ライン(VPP)の電位(又はプースター電圧という)がスタンパイモードにおいて目標レベル以下まで低くなった場合に論理ハイレベルになる。このために、NMOS及びPMOSトランジスター(201)~(206)のオン抵抗は、当業者に同知のように、ノード210に論理ロウレベルが発生するように設計される。メーンボンブ(130)は、第1検出信号(VPPOSCE)に応答して動作する発振器(120)から供給されるメーンボンブ駆動信号

(VPPDRV) に応答して信号ライン (VPP) を駆動する。発振器(120)、メーンポンプ (130)、アクティブキッカー(又はポンプ) (160)は、図1の従来技術と同一の構成を有する。

【0020】次いで、図6万至図8を参照して、ラッチ 制御信号発生器(151)、ラッチ回路(152)、及 びアクティブキッカー制御信号発生器(153)の動作 を詳細に説明する。ラッチ制御信号発生器(151) は、クロック信号(PR)を受けて第1及び第2ラッチ 制御信号(PVPPLAT)及び(PAKELAT)を 発生する。具体的には、第1 ラッチ制御信号(PVPP) LAT)は、クロック信号(PR)とほぼ同一の波形を 有するが、ロウからハイに遷移する時にクロック信号 (PR)の上昇エッジから遅延する上昇エッジを有す。 る。その遅延量は、7個のインパータ (211)~ (2 17)及びNANDゲート(218)によって定まる。 第2ラッチ制御信号(PAKELAT)は、ロウからハ イに遷移する時にクロック信号(PR)の上昇エッジか ら遅延する上昇エッジを有する。その遅延量は、9個の インパータ(211)~(215)及び(219)~ (222)、及びNORゲート (223) によって定ま る。四4から明らかなように、第2ラッチ制御信号 (P AKELAT) は、アクティブキッカー制御信号(PA KEDET)がロウに遷移することに応じてロウに非活 性化される。

【0021】図7に示すように、ラッチ回路(152)は、第2検出器(140)から供給される出力(PVPP)を受けて、ラッチ制御信号(PVPPLAT)ので (PAKELAT)に応答して出力(PDETAB)を 生成する。具体的には、第1ラッチ制御信号(PVPP)は、インパータ(224)及び伝送ゲート(225)(インパータ、PMOS及びNMOSトトンジスターで構成される)を通じてラッチ(226)に チングスターで構成される)を通じてラッチ(226)に テッチされる。ラッチ(229)に ラッチされる。 第2ラッチ制御信号(PAKELAT)がロウから、イ

に遷移される時、NANDゲート(230)が出力信号(PDETAB)を活性化すると共に、ラッチ(226)からの出力が伝送ゲート(228)(インパータ及びPMOS及びNMOSトランジスターで構成される)によって遮断される。以後、図4に示すように、第2ラッチ制御信号(PAKELAT)がロウに遷移することに応じて信号(PDETAB)はハイになる。

【0022】次に、図8において、アクティブキッカー制御信号(PAKEDET)は、ラッチ回路(152)から供給される信号(PDETAB)が論理ハイレベルから論理ロウレベルに遷移する時にハイになり、アクティブキッカー(160)は、アクティブキッカー制御信号(PAKEDET)はを駆動する。図4に示すように、所定時間が経過した後に、アクティブキッカー制御信号(PAKEDET)はハイからロウに遷移し、これに応じて、第2ラッチ制御信号(PAKELAT)、信号(PDETAB)が順にロウ、ハイに各々非活性化される。

【0023】第1検出器(110)と同様に、第2検出 器(140)は、クロック信号(PR)に応答して動作 し、信号ライン(VPP)の電位、即ち、プースター電 圧がアクティブモードのブースター電圧目標レベル以下 まで低くなったか否かを検出して第2検出信号(PVP P) を発生する。第2検出器(140)は、図9に示さ れたように連結された2個のPMOSトランジスター (239)及び(243)、4個のNMOSトランジス ター(240)、(241)、(242)及び(24 4)、3個のインパータ(237)、(238)及び (245) を有する。PMOSトランジスター (23 9) は電流源として動作し、PMOS及びNMOSトラ ンジスター(243)及び(244)は、所定の論理ス レショルド電圧レベル、例えば、1 Vで動作するように 設定されたインパータ回路(255)を構成する。 【0024】インパータ(245)及び(255)は、

【0024】インパータ(245)及び(255)は、 判別部(discrimination section)に対応する。論理変換電圧(VLT)は、次の数式 (1)で決定され得る。

[0025]

 $VLT = (V t n + VCC - | V t P | \times \Gamma k) / (1 + \Gamma k)$ · · · (1)

数式(1)において、V + nはNMOSトランジスターのスレショルド電圧を示し、V + PはPMOSトランジスターのスレショルド電圧を示し、 $K (= \beta P / \beta N)$ は電圧伝達関数(VOItage transferfunction)を示す。

【0026】ここで、電圧プースティング回路(100)を含む半導体装置がアクティブモードにあると仮定しよう。この条件下で、信号ライン(VPP)の電位がアクティブモードのブースター電圧目標レベル以下まで低くなると、ノード(256)の電位はインパータ回路

(255)の論理スレショルド電圧レベル(VLT)より低くなる。これにより、第2検出信号(PVPP)はインパータ回路(245)及び(255)を通じて論理ロウレベルに活性化され、その結果、信号ライン(VPP)はアクティブキッカー(160)によって駆動される。信号ライン(VPP)の電位がブースター電圧目押レベル以上である場合は、ノード(256)の電位はインパータ回路(255)の論理スレショルド電圧レベル(VLT)より高くなる。これにより、第2検出信号(PVPP)はハイに非活性化され、その結果、アクテ

ィブキッカー(160)は非活性化される。

【0027】従来技術で説明したように、従来は、テストモードの間に内部(又は外部)電源電圧(VCC)が高い電源電圧範囲まで上昇し、その結果、信号ライン(VPP)の電位が急激に上昇する。そこで、信号ライン(VPP)の電位が急激に増加することを防止するために、本発明の好適な実施の形態に係る第2検出器(140)は、補償電流供給部(compensating current sourcing section)(141)を有する。補償電流供給部(141)は、電流源の一端子、即ち、PMOSトランジスター(239)のドレインと、ノード(256)との間に連結される。

【0028】補償電流供給部(141)は、5個のNM OSトランジスター(246)~ (250)、ヒューズ オブション素子としての2個のヒューズ素子(253) 254)、及びメタルオプションとしてのメタルライン (251)を有する。NMOSトランジスター(24 6)、(249)及び(250)の電流通路は、PMO Sトランジスター (239) のドレインとノード (25 6) との間に直列に形成され、ゲートは内部電源電圧 (VCC) に共通に連結される。ヒューズ素子(25 3) 及び(254)は、NMOSトランジスター(24 9)及び(250)の電流通路に各々並列に連結され る。ヒューズ素子(253)及び(254)を通じて/ ード255に連結されたゲートを有するNMOSトラン ジスター (247) 及び (248) の電流通路は、トラ ンジスター(239)のドレインとNMOSトランジス ター(246)のソースとの間に並列に連結され、これ は電流供給を増加させるためのパスとして作用する。N MOSトランジスター (247) 及び (248) のゲー トは、メタルライン(251)を通じて電源電圧(VC C)に連結され得る。このような回路構成によると、メ タルライン(251)が形成されない場合は、トランジ スター(247)及び(248)はターンオフする。こ れと反対に、メタルライン(251)が形成される場合 は、トランジスター(247)及び(248)はターン オンする。

【0029】内部電源電圧(VCC)が、例えば、テスト動作の間に増加すると仮定しよう。内部電源電圧(VCC)を有するクロック信号(PR)がNMOSトランジスター(241)のゲートに印加されるため、NMOSトランジスター(241)を通じて流れる電流は内部電源電圧(VCC)に比例して増加する。同時に、NMOSトランジスター(241)を通じて流れる電流の大きさに相当する補償電流がNMOSトランジスター(246)(ゲートが内部電源電圧(VCC)に連結されている)及びフューズ素子(253)及び(254)を通じてノード256に供給される(この時、メタルライン(251)は形成されない)。即ち、ノード(256)

の電位は補償電流部(141)を通じて補償され(補償電流がNMOSトランジスター(241)を通じて流れる電流の大きさに比例して供給される)、その結果、信号ライン(VPP)の電位が急激に上昇することがない。これは、図10から明らかなように、信号ライン(VPP)の電位傾きが内部電源電圧(VPP)(又は外部電源電圧)の増加に対して緩慢な傾きを有するように抑制されることを意味する。結果的に、電圧プースティング回路を有する半導体装置の寿命及び信頼性の低下を助止することができる。その上、収率の低下をも助止することができる。

【0030】本発明の好適な実施の形態に係る第2検出器(140)によると、さらに、電圧プースティング回路(100)のプースター電圧目標レベルを調節することができる。具体的には、フューズ素子(256)の電位はフューズカッティングの前より高くなり、第2検出器信号(PVPP)は、プースター電圧が目標レベル電圧より低いとしても続けてハイに維持される。これは、アクティブキッカー(160)を非活性化させ、その結果、信号ライン(VPP)の電位は低下する。従って、ブースター電圧目標レベルはフューズカッティング前より低く設定される。

【0031】一方、フューズ素子(253)及び(254)が切断されず、メタルライン(251)が形成されると(即ち、NMOSトランジスター(247)及び(248)のゲートが電源電圧(VCC)に連結されると)、ノード(256)の電位は更に高くなり、その結果、信号ライン(VPP)の電位は更に低くなる。逆に、ノード(256)の電位を低くするためには、フューズ素子(253)及び(254)を切断すればよい。この場合、第2検出器信号(PVPP)は、プーウに維持する。これによりアクティブキッカー(160)を活性化させ、その結果、信号ライン(VPP)の電位に上昇する。従って、プースター電圧目標レベルは高く設定される。

【0032】更に、本発明の好適な実施の形態に係る第2検出器(140)を含む電圧プースティング回路(100)は、向上された温度特性を有する。MOSトランジスターのゲート酸化膜が約60~80オングストロームの厚さを有すると仮定しょう。この条件下で、内部電源電圧(VCC)がスタンパイ及びアクティブモードで上昇する際の温度(T1=100°C)、(T2=25°C)及び(T3=-5°C)におけるプースター電圧(VPP)の変化が図11万至図13に示されている。

【0033】図11万至図13に示されたように、従来技術(図12)の場合、内部電源電圧(VCC)が2. 2Vである時、ブースター電圧(VPP)はT1で4Vであり、T2で5.19Vである。即ち、点線に表記さ れた電圧範囲(2. 2V)~(3. 4V)で、従来技術によって得られたプースター電圧(VPP)は、他の温度条件下における傾きと相違する。これは、MOSトランジスターに予期しない動作をさせ、その結果、電圧プースティング回路を含む半導体装置の信頼性を低下させる。これと反対に、図13から明らかなように、本発明の好適な実施の形態に係る電圧プースティング回路によって得られたプースター電圧は温度条件に拘らずほぼー定の傾きを有し、その結果、半導体装置の信頼性が向上する。

【0034】本発明に係る電圧プースティング回路の動作をテストモードを通じて説明したが、本発明は、アクティブモードで内部電源電圧(VCC)(外部電源電圧)が特定電圧以上に上昇する場合にも適用され得る。

【0035】本発明を例示的な実施の形態を挙げて説明したが、本発明の技術的範囲は、上記の実施の形態に限定されないことを理解されたい。本発明は、多様な変形例及び均等な構成を含む。従って、特許請求の範囲の技術的範囲は、そのような変形例及び均等な構成を含むものとして解釈されるべきである。

[0036]

【発明の効果】本発明によれば、電圧プースティング回路の検出器にオプション素子を含む補償電流供給部を備えることにより、電源電圧が高い電源電圧範囲に上昇した場合においてもプースター電圧目標レベルが急激に上昇することを防止することができ、また、プースター電圧目標レベルを調節することができる。

【図面の簡単な説明】

【図1】従来技術による半導体装置の電圧プースティン グ回路を示すプロック図である。

【図2】図1の第2検出器を示す回路図である。

【図3】本発明の好適な実施の形態に係る半導体装置の 電圧プースティング回路のプロック図である。

【図4】本発明の好適な実施の形態に係る第2電圧プースティング回路における信号のタイミングを示す図面である。

【図5】本発明の好適な実施の形態に係る第1 検出器の 回路図である。

【図6】本発明の好適な実施の形態に係るラッチ制御信号発生器の回路図である。

【図7】本発明の好適な実施の形態に係るラッチ回路の 回路図である。

【図8】本発明の好適な実施の形態に係るアクティブキッカー制御信号発生器の回路図である。

【図9】本発明の好適な実施の形態に係る第2検出器の 回路図である。

【図10】従来技術及び本発明の好適な実施の形態によるプスーター電圧の傾きを比較するための図面である。

【図11】本発明の好造な実施の形態における温度及び 電源電圧とプスーター電圧との関係を示す図面である。

【図12】従来技術における温度及び電源電圧とプスーター電圧との関係を示す図面である。

【図13】本発明の好適な実施の形態における温度及び 電源電圧とプスーター電圧との関係を示す図面である。 【符号の説明】

15, 100:第1検出器

16.120:発振器


17,130:メーンポンプ


18,140:第2接出器


150:アクティブキッカーコントローラ

160:アクティブキッカー


[図1]








[図3]



<u>153</u>

[図5] [図6]




[图8]


[図11]


PIDETAB > 1 > 1 > 1 > 1 > 1 > 1 > 1 > 1 > 1 >	PANEDET
221 222 230 234 235 236	
251 222 233 234	


17.						17100	$\Delta(v)$
	1=100°C			5.47			+1.1B
VEP ST(V)	25°C	4.10	5.19	5,38	5.57	5.78	+1.68
VFP_ST(V) 13=	3= -5° C	4.19	5.17	5.35	5.52	5.70	+1.51
	77 (4)	70.18	-U.UB	70,12	70.10	-0.18	!~V.3/
Į į	=100°C	4,10	5.53	5.73	5.83	6,12	+2.02
ABB WAN IS	25°C	3.85	5.38	5.59	5.79	5.99	42.04
VPP_AC(V)	= -5°C	3.91	5.34	5.55	5.76	5.90	+2.05
	$\Delta(v)$	-0.19	-0.19	-0,18	-0.17	-0.16	10.03











[図12]

